(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年10月21日(21.10.2004)

PCT

(10) 国際公開番号 WO 2004/090990 A1

(51) 国際特許分類7:

H01L 29/74

(21) 国際出願番号:

PCT/JP2004/005046

(22) 国際出願日:

2004年4月7日(07.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-105650 2003 年4 月9 日 (09.04.2003) JP

- (71) 出願人 (米国を除く全ての指定国について): 関西電力株式会社 (THE KANSAI ELECTRIC POWER CO., INC.)[JP/JP]; 〒5308270 大阪府大阪市北区中之島 3 丁目 3 番 2 2 号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 浅野 勝則


(ASANO, Katsunori) [JP/JP]; 〒5308270 大阪府大阪市北区中之島 3 丁目 3 番 2 2 号 関西電力株式会社内 Osaka (JP). 菅原 良孝 (SUGAWARA, Yoshitaka) [JP/JP]; 〒5308270 大阪府大阪市北区中之島 3 丁目 3 番 2 2 号 関西電力株式会社内 Osaka (JP).

- (74) 代理人: 大平 覺、外(OHIRA, Satoru et al.); 〒5300001 大阪府大阪市北区梅田 3 丁目 2 - 1 4 大弘ビル ヒ ガシマ特許事務所 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

[続葉有]

(54) Title: GATE TURN-OFF THYRISTOR

(54) 発明の名称: ゲートターンオフサイリスタ



(57) Abstract: A mesa-type wide-gap semiconductor gate turn-off thyristor has a low gate withstand voltage and a large leakage current. Since the ionization rate of P-type impurities greatly increases at high temperatures when compared with that at room temperature, the hole implantation amount increases and the minority carrier lifetime becomes longer. Consequently, the maximum controllable current is significantly lowered when compared with that at room temperature. To solve these problems, a p-type base layer is formed on an n-type SiC cathode emitter layer which has a cathode electrode on one surface, and a thin n-type base layer is formed on the p-type base layer. A mesa-shaped p-type anode emitter layer is formed in the central region of the n-type base layer. An n-type gate contact region is formed sufficiently apart from the junction between the p-type anode emitter layer and the n-type base layer, and an n-type low-resistance gate region is so formed in the n-type base layer that it surrounds the anode emitter layer.

(57) 要約: メサ型のワイドギャップ半導体ゲートターンオフサイリスタでは、ゲートの耐電圧が低く、またリーク電流が大きい。高温時にはp型不純物のイオン化率が室温に比べ大幅に増大するため、ホールの注入量が増えるともに少数キャリアのライフタイムも伸びるため、最大可制御電流が室温に比べ下のライフタイムも伸びるため、一方の面にカソペーの面にカソードエミッタ層の上にp型ベース層の上に薄いn型ベース層の上に薄いっ型ベース層の中央部にメサ型のp型アノードエミッタ層といれて、n型ゲートコンタクト領域をp型アノードエミッタ層と所型ベース層の接合部から十分離してともに、n型ゲート領域をn型ベース層内にアノードエミッタ層を取りたった。

WO 2004/090990 A1

SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SI), SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告書
- 補正書・説明書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。